用于减少远程Cache访问延迟的最后一次写访问预测方法

为减少远程Cache访问延迟,提高共享存储系统的性能,提出了一种新的基于程序内在写突发特性的最后一次写访问预测方法,并对一个具体的目录协议进行了改造,以支持该预测方法。通过预测Cache块的最后一次写访问并提前对其进行降级,处理器能直接从主存中读取数据,从而减少了远程Cache访问所需的一个网络跳步数。与当前基于指令的预测方法相比,该方法能极大减少存储开销。基准测试程序的评测结果表明,该方法能获得83.1%的预测准确率,并且能提高8.57%的程序执行性能,同时与基于指令的预测方法相比,该方法能分别减少历史踪迹表69%的存储开销和签名表36%的存储开销。     

三维疏散仿真平台研究与开发

介绍了构建三维疏散仿真平台的基本原则,从建筑模型的导入、网格的自动剖分、人员模型的构建、人员行走规则、模拟结果的显示等方面对疏散仿真平台进行了阐述,测试了疏散仿真平台的功能,得出模拟结果与疏散演习结果接近的结论,认为该疏散仿真平台具有广泛的应用前景。     

高技术装备维修知识共享

将知识管理的思想引入到装备维修中,认为装备维修组织与高技术装备生产厂家之间的知识共享是提升高技术装备维修能力的重要因素。通过建立知识共享模型,对装备维修组织与高技术装备生产厂家知识共享过程进行了分析,得出知识总量螺旋上升的结果。在此基础上进行博弈分析,运用数学方法,找出主导高技术装备维修知识共享活动的关键因素,并结合实际,研究应对方法,推动装备维修知识共享,促进装备维修组织知识创新,从而提高装备维修能力。     

小时宽带宽积下菲涅耳纹波抑制方法

针对小时宽带宽积线性调频信号时,海明内加权匹配滤波器难以有效抑制旁瓣的问题,研究了余弦幅度锐化和3次相位预失真两种减小菲涅尔纹波影响的方法,并对两种方法与传统海明内加权方法的脉压结果进行了比较,最后分析了两种方法的TB积适用性和多普勒敏感性。仿真结果表明,两种方法都能有效减小小时宽带宽积下菲涅尔纹波的影响。     

英语写作中的母语负迁移现象分析——以“合训”学员写作为例

在二语习得过程中,学习者的母语使用会直接影响第二语言的习得,并对其起到积极促进或消极干扰作用。以“合训”学员英语写作中出现的典型常见错误为例,从词汇、句法、语篇三个层面分析母语负迁移对军校学员英语写作造成的影响,指出在英语教学中要积极引导学员的汉语正转移,消除学员的负迁移,不断提高英语教学的效果。     

舰船编队组网作战数据分析平台的设计与实现

舰艇编队网络化作战是基于网络中心战理论形成的未来海战的主要方式。在未来舰船编队防空网络化作战的大应用背景上,提出了一套能够对舰船编队网络作战过程记录数据进行分析和处理的数据分析平台设计方法。该平台能够自动化的读取舰船编队作战记录数据,对网络化作战过程进行提取和解析,对目标指示、目标融合等组网作战功能进行分析,并将分析结果以适当的形式呈现,供设计师及作战部队对网络化作战性能流程和功能的分析和验证,能够快速有效的通过分析记录数据查找和解决问题。     

直接耦合干扰的自适应两级补偿方法

针对水下电磁探测系统对直接耦合干扰的补偿精度受限于硬件采样分辨率的问题,研究了基于自适应技术的直接耦合干扰两级补偿方法。采用高速 DSP 芯片实现直接耦合干扰补偿电路,完成直接耦合干扰的粗调补偿;提出了基于可变遗忘因子的 QRD-LS 算法,并采用基于该算法的自适应陷波器实现了直接耦合干扰的微调补偿。实验研究验证了两级补偿方法对直接耦合干扰的补偿性能。结果表明：基于可变遗忘因子的QRD-LS 算法稳定性好,收敛速度快;基于该算法的自适应两级补偿方法对直接耦合干扰的补偿精度达到10－4倍。     

一种新的数组逻辑结构猜想方法

许多编译优化技术都依赖于数组的逻辑结构,然而在实际的应用中,有相当多的数组是无结构的一维数组,从而妨碍了编译器的优化工作。提出了一种新的数组逻辑结构猜想算法,它能将无结构的一维数组自动变换成具有多维逻辑结构的数组,从而使编译器的优化工作成为可能。首先给出一个引理,指出猜想后的多维数组应满足的基本性质,然后基于该引理给出了猜想数组的逻辑结构应遵循的两条基本规则,最后基于这两条基本规则给出了猜想数组逻辑结构的算法。实验结果验证了所提出的数组逻辑结构猜想算法的有效性。     

ViCowel：一种支持视频组播应用的可伸缩性小波视频编码方法

WebLearning+是作者开发的基于IP组播的协同学习环境,可伸缩性视频编解码及其自适应组播传输是系统研制中的核心技术。针对WebLearning+中自适应视频组播对编解码器的要求,提出了一种基于行扫描的可伸缩性小波视频编码方法ViCowel。实验结果表明该方法对于视频组播应用具有较好的适应性。     

用FPGA实现浮点FFT处理器的研究

针对定点FFT处理器精度不高的缺点,提出了浮点格式FFT处理器的FPGA硬件实现方案。详细阐述了FFT处理器的自定制浮点格式确定、算法选择和浮点加法实现等关键技术。该处理器已投入使用,工作性能稳定,系统时钟80MHz,完成1024点FFT IFFT运算只需64μs,误差小于-80dB。